【博文精选】聊一聊HDL仿真器基本原理 / 开普饭

Vivado 设计套件版本的支持性第三方工具本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器.这些也在随该软件一起发布的"Vivado 设计套件用户指南:版本说明.安装与许可 ...

移位寄存器在HDL设计中很常见,尤其是在Pipeline设计中,经常会使用移位寄存器去增加某一个路径的Latency.下面是一个简单的移位寄存器的例子: 图中红色框框圈出来的是综合约束,主要作用是避免 ...

人类从古以来,便有"星空情结".无论是<小王子>里温暖的星空,还是梵高笔下的<星月夜>,都让人无限向往.璀璨的星空,一直也是风光摄影师最喜欢的题材之一. 其 ...

大家好,小C将继续与你们见面,带来精选的CSDN博文~ 在这里,你将收获: 将系统化学习理论运用于实践,系统学习IT技术学习内容涵盖数据库.软件测试.主流框架.领域驱动设计和第三方生态等,离全栈工程 ...

riscv-gcc工具,有内置的一些宏参数.我们可以根据这些内置的宏参数,判断编译器的行为. 一.查看gcc内置宏参数这里以芯来科技发布的riscv-nuclei-elf-gcc工具链为例. 使用以 ...

下面谈谈当存储字节的过程是怎样的:下面的示意图显示的也仅仅是最简单状态下的情况,当内存条上仅剩一个RAM芯片的情况.对于X86处理器,它通过地址总线发出一个具有22位二进制数字的地址编码--其中11位 ...

在PCIe总线中,Switch是一个特殊的设备,该设备由1个上游端口和2~n个下游端口组成.PCIe总线规定,在一个Switch中可以与RC直接或者间接相连的端口为上游端口,在PCIe总线中,RC的位 ...

在进行Verilog/VHDL Coding的时候,很多人喜欢先通过检查设计的RTL视图是否符合预期,然后在通过功能仿真和时序仿真来验证设计的功能正确性. 以Lattice Diamond/Radia ...

信号沿传输线向前传播时,每时每刻都会感受到一个瞬态阻抗,这个阻抗可能是传输线本身的,也可能是中途或末端其他元件的.对于信号来说,它不会区分是什么,信号所感受到的只有阻抗.如果信号感受到的阻抗是恒定的, ...

这篇文章将详细地聊一聊ECP5/ECP5-5G SerDes的复位结构,以及需要的注意事项.考虑到SerDes/PCS是整个FPGA中最为复杂的数模混合设计,其对上电/复位顺序有着严格的要求.为了方便 ...

【博文精选】聊一聊HDL仿真器基本原理