【精品博文】高级FPGA设计——第五章：复位电路 / 开普饭

一.导言在具体讨论同步复位和异步之前,我们先提出一些基本原则以及涉及到的问题,在系统中使用同步复位还是异步复位?他们各有什么优劣?如何处理这些劣势?每个触发器都需要实现复位吗?如何在复杂多时钟域应用 ...

今天写一下时许问题常见的跨时钟域的亚稳态问题. 先说明一下亚稳态问题: D触发器的原理图和程序: D触发器有个明显的特征就是建立时间(setup time)和保持时间(hold time) 参照上图的 ...

在FPGA设计中,不太可能只用到一个时钟.因此跨时钟域的信号处理问题是我们需要经常面对的. 跨时钟域信号如果不处理的话会导致2个问题: (1) 若高频率时钟区域输出一个脉冲信号给低频率时钟区域,则该脉 ...

除了速度和面积外,数字设计中还有另外一个主要特性:功耗. 在CMOS技术中,动态功耗与门和金属引线的寄生电容充放电有关.在电容中消耗电流的一般方程为:I=V*C*f (其中I是总电流,V是电压,C是电 ...

在上一章中,我们提到速度是FPGA设计中的重要特性,现在要说说另一重要特性:面积. 面积过大意味着成本的提升,对FPGA以及ASIC都是如此.因此,我们需要竭力控制面积,可采用以下方法: 1,折叠流水 ...

我们使用FPGA,除了实现预期功能之外,最关心的就是系统运行的速度,这是我们使用FPGA的最重要的原因. FPGA中速度包含3个指标: 流量(Throughput):每个时钟周期处理的数据量,度量为每 ...

用FPGA实现定点运算,相对于浮点运算来说,开销要小很多(时间上和空间上的).但是在某些特定的场合,如多机协同处理等,要求FPGA的输入数据(或者是输出数据)为浮点形式的数据,这是就需要我们来做一个浮 ...

之前写了两篇关于计算器的模块,一个是键盘扫描,一个是数码管消零,今天我总结一下第三个模块,也就是标题写的逐位输入与输出控制模块.我们平时使用过计算器都应该了解,我们每按一个键,显示屏上就多一个数,并且 ...

有一个有趣的现象,众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域.换句话说,只有一个独立的网络可以驱动一个设计中所有触发器的时钟端口.虽然这样可以简化时序分析以及减 ...

有一段时间没有写博客了,突然想起前一段时间挖的坑,所以决定今天来填一下--其实,这一篇原本打算写的是采用牛顿迭代法的平方根运算的博文,现在改为平方根倒数运算,很显然就是之前的尝试失败了-- 为什么说是 ...

用FPGA实现定点运算,相对于浮点运算来说,开销要小很多(时间上和空间上的).但是在某些特定的场合,如多机协同处理等,要求FPGA的输入数据(或者是输出数据)为浮点形式的数据,这是就需要我们来做一个浮 ...

【精品博文】高级FPGA设计——第五章：复位电路