差分放大器
D类放大器
戴维南定理
3分频器
施密特触发器
积分器
微分器
8位异步计数器
4位同步计数器
这是使用两个晶体管构建的差分放大器。输出等于两个输入之间的电压差。输入1是40Hz信号，输入2的40Hz信号中添加了200Hz信号。可以看到输出的有200Hz的信号。两个输入连接到两个晶体管的基极。每个发射极的二极管压降均低于基极。在差模情况下，当输入1上升而输入2下降相同的量时，左1k电阻两端将有更多电压，因此会有更多电流。右侧1k的电压/电流较小。通过75k，它加起来的电压和电流相同。流过右侧晶体管的电流减小，导致输出上升。当输入1下降而输入2上升时，输出下降。在共模情况下，当输入1和输入2一起上升时，这意味着两个1k上的电压/电流更多，这也意味着75k上的电压/电流也更多。但是75k是一个大电阻器，因此电流的小幅增长会导致电压的大幅增长。因此，与差分模式相比，在普通模式下流过右侧晶体管的电流变化（以及输出电压变化）要小得多。这是D类或开关放大器电路。它将30Hz信号放大到左上方。首先，它使用运算放大器作为比较器将输入与高频三角波进行比较。使用比较器的输出来驱动两个 MOSFET，如果它们的输出高于三角波，则将其输出提高到+15 V，如果低于三角波，则使其恢复到-15V。由于三角波在高频率上上下扫描，因此我们得到了一系列脉冲信号，当输入越高，脉冲平均越宽。通过LC滤波器可以以产生放大的输出。这些电路证明了戴维南定理，即任何电压源、电流源和电阻的组合都可以简化为一个电压源和一个电阻。
所以，上面看起来很吓人的电路可以简化为下面的等效电路。
该电路显示了如何使用两个D触发器将时钟信号的3分频。
该电路是施密特触发器，这是一种比较器。它测量输入以查看它是高于还是低于某个阈值。由于阈值附近有噪声输入，因此阈值会有所变化，从而使输出不太可能快速来回切换。输入是一个有噪声的40Hz正弦波，如第一个示波器所示。该阈值显示在第二个范围中。第三个范围是输出与输入的关系图。请注意，只要输入高于阈值，阈值就会下降，反之亦然。两个10k电阻构成一个分压器，将阈值电压（运算放大器的+输入）设为5V。但是，运算放大器的输出也通过100k电阻连接到阈值输入。这会导致阈值根据运放输出的不同而略微升高或降低。该电路计算输入的积分，意味着输出电压的变化率与输入电压成正比（但方向相反）。运算放大器试图使其负输入端与正输入端（本图为接地状态）保持相同的电压。这要求它漏出与输入电压(V / 1000欧姆)成比例的电流。电流通过电容器，电容器的电压与流经电容器的电流的积分成正比。该电路计算输入电压的导数，即输出电压与输入电压的(负)变化率成正比。电容器上的电压与储存在电容器中的电荷(电流的积分)成正比。运放试图使其负输入端和正输入端保持相同的电压(正输入端接地)，因此电容上的电压降必须始终等于输入端电压。这就要求运放在输入电压上升时有一个负电压(是电容器通过放电进行补偿)，在输入电压下降时有一个正电压。如果输入电压变化过快，运放会达到其上限值或下限值，从而无法将负输入端一直保持在地。该电路是一个8位二进制异步计数器。所有的JK触发器被配置为在其时钟输入的向下转换上切换它们的状态，并且每个触发器的输出被馈入下一个触发器的时钟。因此，当每一位从1变化到0时，它将“1”转移到下一个更高的位。该电路是一个4位同步计数器。异步计数器的缺点是不能同时更新所有的位元，每一个flip-flop触发器都使用不同的时钟。此外，纹波计数器不能运行得那么快，因为沿计数器链向下传播进位需要额外的时间。如上所示，同步计数器通过为所有触发器使用一个时钟来解决这些问题。每个触发器与之前的位一起决定是否更新。更多电路动图请到论坛查看：
http://bbs.eetop.cn/thread-323953-1-1.html
1000篇！芯片设计/制造精品文章免费送！
