ISSCC 2017战局之 模拟与数字的乱斗
本文由公众号“矽说”授权原创发布，作者：痴笑
矽说的ISSCC仍在继续，
今天我们有兴趣和大家讨论一个每个学电路的人
都会遇到的选择——模拟还是数字？
作为历史最悠久的电路方向，ISSCC的模拟电路和数字电路一直是常盛不衰的研究热点。在ISSCC 10个大track中，一般我们认知下的模拟和数字track各占两个。模拟track包括传统模拟电路与功耗管理（Analog），模数转换器（Data Converters）。数字track包括架构与系统（Digital Arch and Sys），和数字电路（Digital Circuits）。
下表罗列了过去三年模拟和数字相关track的session，大致上session的发展是稳定的，但是其中也有一丝丝变化，各位看官能察觉到么？
我们归纳今年ISSCC的个热门的电路设计方向，
（一）模拟逃兵、数字新宠
—— Digital PLL/LDO
*
****小常识分割线****
PLL——Phase Lock Loop 锁相环
功能：实现对于参考时钟的倍频电路
原理：通过负反馈回路上的分频实现
应用：高频时钟、射频系统参考频率
****分割线结束了****
十几年前，所有的PLL工程师应该都自我认定为模拟工程师吧，直到Staszewski教授惊世骇俗的一篇“All Digital PLL and Transmitter for mobile phones” (ISSCC 2005)横空出世。如今，digital PLL已经是固态电路领域的一个稳定session。目前，各大芯片公司的通信产品中也已经商用了数字化的PLL技术。
而这个由模拟转向数字的过程，正在另一领域重复着历史——LDO。
****小常识分割线****
LDO——Low Drop-out Regulator 稳压器
功能：当稳定系统提供供电电压
原理：基于参考源的负反馈电路
应用：电源管理和电源噪声隔离
****分割线结束了****
所谓数字LDO，就是在沿袭传统模拟LDO的基础上，沿袭负反馈的精神，但采用比较器和数字控制逻辑实现输出电压的稳定性。但是，传统的做法机遇Barrier Shifter建立精度低，且输出的纹波/噪声大。但是，随着模数转换技术和数字控制理论/实现的发展，数字LDO的缺点在逐渐被克服。
台湾交通大学提出了基于TDC的高精度误差检测反馈回路，避免了以barrier shifter实现的传统电路电路大抖动。并且在数字控制的部分，完整的提供了数字话PID解决方案，实现静态建立的补偿与加强。
UCSD的数字LDO将整个LDO建立融入到一个逐次比较模数转换的过程中，缩短了传统仅基于极性搜索关键路径，利用二进制搜索提高了DLDO的瞬时响应，并在此基础上作了稳定性分析。
澳门大学/华南理工大学提出的模拟辅助DLDO，巧妙地采用了一个避免了没有大电容下退藕下的补偿原理。仅仅采用了一组电容/电阻，实现了一个快速反馈路径。
（二）倒戈，就在眼皮低下
—— 空间运算处理的模拟实现
摩尔定律下，难道只有模拟的逃兵，没有数字的叛将？自去年Stanford大学Simon Wong组提出了基于开关电容阵列（也成为Multiplication DAC, MDAC）的卷积加速器后，高维度的空间运算和处理仍然在默默地向模拟转变。今年该趋势仍不停止：
首先，在ISSCC 2017中UCSD的空间滤波阵列（Spatial Filter Bank）继续沿用MDAC的理念，并疯狂地将乘法的位宽增加到14位。在传统模拟/数字信号处理的教科书上，这种计算的应用一般是数字电路的天下。
另一个基于模拟实现的场景也和多径有关。在超声的片上系统应用领域，波束成形（beamforming）逐渐取代了原有的单点超声。传统的波速成形往往采用先量化在数字延迟的方法，这样对ADC的数量、匹配和面积提出了很高的设计要求。而在今年的ISSCC中日本日立集团的3072道超声应用中，采用了先采样，在电荷域求和延迟的技术，最后仅需要对求和后的信号进行一次模数转换即可。
类似的空间运算和延迟技术不仅对于生物系统有重要的参考价值，更是在MIMO/雷达等先进的通信系统存在中的广泛应用。于是越来愈多的模拟计算技术是否会为未来的通信电路带来新的基带架构也是一个值得期待的问题。
（三）安能辨我是雌雄
——运放？运放！
每个学EE的人都经历过被模拟电子学/Circuits 101这样的课摧残，运算放大器早已成为了各位心中模拟电路的代名词。运放怎么能和数字电路混在一起呢？但近年来，随着inverter based的opamp逐渐走向成熟，各种对运放的新思路层出不穷。现今看来，把运放定义为模拟恐怕已经是上个时代的故事了。
首先我们来看Stanford大学研发的超声成像系统中的采用的一个运算放大器。该放大器集成了目前主流的各类数字化设计的运放技术，前两级为级联反相器，第三级是由动态偏置的Class AB级，像三个级联的反相器。当该放大器以负反馈方式链接后，实现ring-amplifier（由俄勒冈州立大学与密歇根大学在前两年ISSCC提出。）实现放大。
还有类似充放电模型的“积分型”动态放大器，在联发科（Mediatek）的一篇噪声整形/逐次比较（NoiseShaping SAR ADC）中提到了如下结构，
通过合理选择充电/放电路径，单级放大器的输出电平受到输入电压的调制而产生差异，由此实现信号放大。很明显的，该放大倍数对许多电路加工参数敏感（PVTsensitive）。由此，UT Dallas的研究者针对这一问题，提出了跟踪PVT因素的建立时间产生电路：
改产生电路通过类似replica的想法仿造出一个脉冲信号，该信号的脉冲宽度接跟随PVT变化而变化，由此实现稳定的动态放大器。
最后，在本篇的压轴，我们来看一个由数字（模数转换器）辅助的运算放大器。
众所周知，当CMOS工艺进入100nm以下后，放大器增益不断衰减（直到FinFET出现才逆转），由此低增益的放大器成为了各个系统中都需要克服的问题。来自Toshiba的研究者提出了逐次比较ADC辅助的运算放大器。
假设一个opamp的增益较小，那么在其完成建立后，输入端Vx并不是理想的“虚短”，而残存了一些误差电荷留在Cs上。此时，若断开运放与负载的链接，而采用一组CDAC配置，使得Vx更接近Vcm，该过程类似带有桥接电容的逐次比较模数转换器（attenuating cap）。最后，即实现了精确的放大，也仅仅耽误了很少的时间，并且并不需要复杂的校准技术。
这些眼花缭乱的放大器是不是让你有种“我一定修了假的模电”的错觉？其实，在信号处理中，采用模拟还是数字的方式的争论由来已久。具体问题往往需要具体分析。但是片面地将设计思路固步自封的模拟或者数字中往往是不可取的。总之，未来的集成电路电路设计工程师恐怕再也不能仅以“模拟”或者“数字”自居了。