【精品博文】做算法设计的FPGAer应该多用VHDL / 开普饭

为了高效开发VHDL/Verilog,使用的编辑器一般会有很多的插件便于用户的开发,比如自动生成测试文件的插件(我当初也发过相关的脚本),语法的检测,模块的联想自动补充,这些插件提供的都属于通用的功能 ...

如果你搜索Verilog和VHDL的区别,你会看到很多讨论这场HDL语言战争的区别页面,但大多数都很简短,没有很好地举例说明,不方便初学者或学生理解. Verilog和VHDL之间的区别将在本文中通过 ...

相信很多刚接触FPGA的初学者们都对它一知半解,不知道它真正的优势在哪里.当然,这对于初学者来说,确实不需要太过于深入了解,也了解不了那么多.对于初学者们,有一些过来人的建议,小编觉得还是非常有用的, ...

来也匆匆,去也匆匆,时间从上一次博客更新到现在已经快1年了,这次聚会无仍旧是无主题式演讲加聚餐,新面孔比较多,但也有老面孔是认识的.信哉! 深圳的天仍旧那么美,蓝蓝的天上白云清晰可见,这个时候的深圳今 ...

复位极端重要,但是却常常容易被忽略.在这一章,我们就来聊聊复位的事. 1,同步复位和异步复位众所周知,复位操作包括同步复位和异步复位.我们先来了解下两者存在的问题. 1.1 完全异步复位的问题完全 ...

在FPGA设计中,不太可能只用到一个时钟.因此跨时钟域的信号处理问题是我们需要经常面对的. 跨时钟域信号如果不处理的话会导致2个问题: (1) 若高频率时钟区域输出一个脉冲信号给低频率时钟区域,则该脉 ...

除了速度和面积外,数字设计中还有另外一个主要特性:功耗. 在CMOS技术中,动态功耗与门和金属引线的寄生电容充放电有关.在电容中消耗电流的一般方程为:I=V*C*f (其中I是总电流,V是电压,C是电 ...

在上一章中,我们提到速度是FPGA设计中的重要特性,现在要说说另一重要特性:面积. 面积过大意味着成本的提升,对FPGA以及ASIC都是如此.因此,我们需要竭力控制面积,可采用以下方法: 1,折叠流水 ...

我们使用FPGA,除了实现预期功能之外,最关心的就是系统运行的速度,这是我们使用FPGA的最重要的原因. FPGA中速度包含3个指标: 流量(Throughput):每个时钟周期处理的数据量,度量为每 ...

估计大概明年很多人就会用arria10做网络平台加速了,还有安防的视频加速算法,无线小基站,或者arria10做机器视觉平台.这些都是明年2018的可能要做的事情. arria10虽然吹了这么几年,但 ...

淘宝网和电子论坛,卖开发板都是烂大街了.说实在的,视频处理开发板也是挺多的.但是说实在,总感觉很多fpga图像处理板子,无非简单利用摄像头做做图像插值,滤波器,二值化处理. 但真正项目有这么简单吗?图 ...

3DES是三重数据加密算法的通称.它是DES算法的增强版,相当于对每个数据块应用三次DES运算.因为密钥长度的增加,安全等级和破解难度也要高于DES算法. 3DES算法的加密流程分为3步 1.明文数据 ...

【精品博文】做算法设计的FPGAer应该多用VHDL