【博文连载】PCIe扫盲——PCIe错误源详解（二） / 开普饭

AriesOpenFPGA 记录FPGA学习经验,提供FPGA共享开源资料,主要的教程有VHDL,Verilog等 38篇原创内容公众号 PCIe专题物理层概述物理层是PCIe的最低层次,T ...

新思专家Gary Ruggles发表在电子发烧友网的专业洞见 PCI Express(PCIe)6.0技术即将推出,对于高性能计算.AI和存储SoC开发者来说,理解并考虑如何最好地应对即将面对的关键变 ...

字节分割/链路聚合下面以PCIe为例对字节分割加以讨论,如图所示.PCIe使用链路和线路来发送串行数据.链路是一个逻辑实体,能够具有单个线路或多个线路.当逻辑链路包括一个线路时,TLP和DLLP通过单 ...

写在前面的话: 预备了前面的并行串行传输的基础知识,就是为了一个PCIe的项目,搞得头疼,一个例子都跑了一下,看到能够识别心里高兴了一把,但是打开代码一看完全不懂查找资料很多但是也很凌乱比清 ...

这篇文章来详细地分析一下各种错误源的产生原理,由于内容较多,因此分为两篇文章.第一篇介绍一下ECRC校检错误和Data Poisoning等:第二篇文章介绍事务(Transaction)错误.链路流量 ...

这一篇文章讲一讲,高级错误报告(Advanced Error Reporting,AER)关于可校正和不可校正错误的相关寄存器,以及Root如何处理来自其他PCIe设备的错误消息等内容. Ø 高级可 ...

这一篇文章来简单地分析几个Ack/Nak机制的例子. Example 1. Example of Ack Step1 设备A准备依次向设备B发送5个TLP,其对应的序列号分别为3,4,5,6,7 ...

前面在数据链路层入门的文章中简单地提到过Ack/Nak机制的原理和作用,接下来的几篇文章中将对Ack/Nak机制进行详细地介绍. Ack/Nak是一种由硬件实现的,完全自动的机制,目的是保证TLP有效 ...

上一篇文章介绍了Type0型配置空间Header中的BAR的作用和用法,但是PCIe中的桥设备(Switch和Root中的P2P)又是如何判断某一请求(Request)是否属于自己或者自己的分支下的设 ...

前面的文章提到过高级错误报告(Advanced Error Reporting,AER),接下来详细地介绍一下这一功能.在已有的PCIe错误报告机制上(之前文章介绍的),AER还支持以下特性: · ...

PCIe总线有三种错误报告方式,分别是: 1. Completions:通过Completion中的状态位向Request返回错误信息 2. Poisoned Packet(又称为错误 ...

前面的文章提到过,PCI总线中定义两个边带信号(PERR#和SERR#)来处理总线错误.其中PERR#主要对应的是普通数据奇偶校检错误(Parity Error),而SERR#主要对应的是系统错误(S ...

前面的文章提到过PCIe总线(Gen1&Gen2)采用了8b/10b编码,因此其有效数据速率为物理线路上的速率的80%.即Gen1的有效速率为2.0Gbps=2.5Gbps*80%,而Gen2 ...

【博文连载】PCIe扫盲——PCIe错误源详解（二）