聊聊电流镜
作者：131v1vv 本文来源于作者EETOP论坛帖子及作者公众号：不忘初心的模拟小牛牛
这期来点轻松的，聊一聊你知道的和不知道的电流镜。
电流源可算是模拟集成电路中最基础的内容，也是有很多花样的基本单元。电流源是笼统的叫法，具体会根据电流的流向，分别叫做电流源（Current Source）和电流沉（Current Sink），如图1所示。
图1
电流源通常都是以电流镜（Current Mirror）的形式实现，可以看做是双端口电流放大器。关注的指标为输入侧的最小输入电压和输入阻抗，输出侧的输出摆幅和输出阻抗，同时还有电流增益，如图2所示。
图2
简单的NMOSFET的I-V特性如图3所示。在线性区是向下开口的抛物线，在饱和区会有所区别。理想情况下，电流不随Vds的变化而变化，实际情况会表现出有限甚至很小的输出阻抗。
图3
随着先进工艺向低压低功耗的方向演进，MOS的非理想因素越来越多，如图4所示，这也对最简单的电流镜的设计提出了挑战。
图4
电流镜改进设计中，有许多很好的结构。我们把常见的都列出来，如图5~图8所示。图5(a)是最基本的电流镜结构，图5(b)是加入了负反馈的威尔逊电流镜。
图5
图6中为Cascode结构的电流镜及其改进形式。其中的(e)算是用的比较多的，性能比较好的一种结构，其缺点就是需要额外的一路偏置电流。
图6
图7(f)是贝尔实验室的Sooch于1985年，申请的专利号为4550284的美国专利提到的结构，当然图7(f)中Q3a工作临界饱和状态，其简单的等效原理可以表示为图7(g)，电阻32实现自偏置的功能。
图7
图8(h)是Aashi公司的Ichiro于1999年，申请的美国专利中提到的结构，专利号为5966005，有兴趣的可以查阅看一下。在原始的专利中，Ichiro提到利用短沟道效应，通过使用不同的沟道长度，配合不同的阈值电压。实现Q2工作在饱和区，从而实现较高的输出阻抗（反向短沟道效应，会使阈值随沟道长度减小而增大，貌似这样该结构就无法保证Q2工作在饱和区。）。图8(i)为带源极电阻负反馈的电流镜，可以作为(h)的等效电路。
图8
上述几种结构的几个关键指标统计如图9中表格所示。
图9
我们都知道，利用图1中级联结构，可以有效地提高其小信号输出阻抗，其输出阻抗增加的倍数约为gm2rds2，约为共栅管M2的本征增益。该本征增益通常会远远大于1。
图1
上期中的图(i)的源极退化电流镜结构就是通过源极的串联电阻，提高整体的输出阻抗，但存在着比较明显的缺点，该电阻通常较大，会显著减小输出电压摆幅。
利用某Foundry的90nm工艺节点模型，图2为1.2V标准阈值器件的本征增益和沟道长度的关系。一般来说，栅长越大，其本征增益越高，
图2
对于固定W和L，图3中，增大的偏置电流会使器件从弱反到强反型，从而使器件从亚阈值区进入饱和区。其本征增益会稍微减小，如图3所示。
图3
器件的阈值和栅长密切相关，表现为反向短沟道效应（Reverse short-channel effect）。图4是低阈值、标准阈值和高阈值1.2V器件的阈值变化情况。随着栅长的减小，阈值都有不同程度的增加。这也是先进工艺中，电源电压在下降，但模拟电路中选择的器件栅长并不能按比例shrink缩小的原因。
图4
图5列出了Self Cascode CM的实现思路及方式。这里提出了几种可能，其中方案1)利用同一类型器件不同L去实现，也是Ichiro专利提到的思路。其中方案2)也是目前文献中提到的性能较好实现方式。方案3)是我想到的利用部分工艺提供的不同阈值的器件组合来实现。
图5
下边具体分析下，上述3种实现方案。
1）Ichiro在其专利中提到的方法，其解释是利用M2的沟道比M1的沟道短，从而M2管阈值小于M1管，利用阈值差，使M1工作在临界饱和，从而得到较大的输出阻抗。
注：在这一点上我保留意见，因为先进工艺中往往表现出RSCE使得短沟道具有较大的阈值。
这里对比了同样面积条件下单管和拆分的管子的I-V特性。测试环境如图6所示后续也会用到这个测试电路作为对比。这里选择了W=0.3u，总的栅长L=1.5u，镜像500nA的电流。实际应用中根据需要，选择合适的尺寸。
图6
图7是方案1)中，I-V特性的对比，其中黑色为单管M0b的漏极电流；红色、黄色和绿色为不同尺寸拆分情况下M2b的漏极电流。
红色情况下输出阻抗提升比较明显，这也是最简单的一种self cascode结构，通过拆分，能够提高输出阻抗。注意，这种情况下，M1管沟道较短，其阈值较M2管大很多。当总的栅长较大时，情况会稍有不同，阈值差别不大，需要用方案2）来实现。
图7
2）这也是一种常见的实现方式，M1管和M2管尺寸相同，M2管个数是M1的整数倍m。
同样利用图6的测试环境，这次M0、M1和M2的W/L=0.3/1.5u，改变M2和M1的个数比。得到如图8所示的I-V特性。
图8
虽然对比有些不公平，毕竟面积大很多，但可以看到这种方式还是能够大幅度的提高其输出阻抗，并表现出了较小的饱和电压从而增大了输出摆幅。其中M1工作在线性区或临界饱和，M2一般会工作在亚阈值区。
图9
图9是一种版图实现方式，这里M2和M1的比例为3:1。
3）方案3)的实现方式，适用于提供的多种阈值的逻辑器件（90nm以下）的工艺。从图4看到，hvt器件阈值会比rvt多出几十毫伏电压。利用阈值差，可以促使M1管工作在临界饱和区，从而得到较大的输出阻抗。
图10
总结图5中的方案的优缺点如下图表所示。实际应用中需要根据情况选择。多实践，多总结。
图11