【博文连载】PCIe扫盲——PCIe演进方向？CCIX简介 / 开普饭

英特尔牵头成立了名为CXL(Compute Express Link)标准组织,以实现CPU与诸如GPU.FPGA等(数据中心)专用加速芯片间的快速互联,推动下一代数据中心的性能.与CXL相似的标准组 ...

美国当地时间8月6日,赛灵思发布了一款名为Alveo U50的数据中心加速器卡,进一步将Alveo系列产品扩展到自适应性和智能计算领域. 据悉,Alveo U50是业界首款支持PCIe 4的轻量级自适 ...

写在前面的话: 预备了前面的并行串行传输的基础知识,就是为了一个PCIe的项目,搞得头疼,一个例子都跑了一下,看到能够识别心里高兴了一把,但是打开代码一看完全不懂查找资料很多但是也很凌乱比清 ...

今天与小芯片(Chiplet)相关的成功案例并不多,原因很简单 - 几乎没有为如何连接它们定义的标准接口. 实际上,使用它们的唯一方法是使用专有接口和协议控制接口的两端.唯一的例外是HBM2的定义,它 ...

编者注:本文是基于Keysight一份接口白皮书写的,主要是对当前的第五代总线以及一些新兴的互连总线做了一个简单的介绍.仅供参考.随着数量的需求越来越大,数据中心网络需要从 100GE以太网(GE)迁 ...

来源:内容由半导体行业观察(ID:icbank)编译自「wikichip」,谢谢. 半导体行业观察最有深度的半导体新媒体,实讯.专业.原创.深度,50万半导体精英关注!专注观察全球半导体最新资讯.技 ...

前面的文章提到过PCIe总线(Gen1&Gen2)采用了8b/10b编码,因此其有效数据速率为物理线路上的速率的80%.即Gen1的有效速率为2.0Gbps=2.5Gbps*80%,而Gen2 ...

注:这个表格是基于PCIe Spec V2.0的,也就是Gen2的Spec正式版.其中有很多空白的地方,只是在Gen2中没有明确定义,但是在Gen3/Gen4可能会被用到的.具体以Spec为准, Co ...

PCIe总线有三种错误报告方式,分别是: 1. Completions:通过Completion中的状态位向Request返回错误信息 2. Poisoned Packet(又称为错误 ...

这篇文章主要介绍事务(Transaction)错误.链路流量控制(Link Flow Control)相关的错误.异常的TLP(Malformed TLP)以及内部错误(Internal Errors ...

这篇文章来详细地分析一下各种错误源的产生原理,由于内容较多,因此分为两篇文章.第一篇介绍一下ECRC校检错误和Data Poisoning等:第二篇文章介绍事务(Transaction)错误.链路流量 ...

前面的文章提到过,PCI总线中定义两个边带信号(PERR#和SERR#)来处理总线错误.其中PERR#主要对应的是普通数据奇偶校检错误(Parity Error),而SERR#主要对应的是系统错误(S ...

FPGA发展到今天,SerDes (Serializer - Deserializer) 基本上是标配了.从PCI到PCI Express,从ATA到SATA,从并行ADC接口到JESD204,从RI ...

前面的文章简单的介绍了一些关于PCIe总线事务层(Transaction Layer)和数据链路层(Data Link Layer)的一些基本概念.这篇文章来继续聊一聊PCIe总线的最底层--物理层( ...

前面的文章介绍过,数据链路层(Data Link Layer)主要进行链路管理(Link Management).TLP错误检测,Flow Control和Link功耗管理. 数据链路层不仅可以转发来 ...

【博文连载】PCIe扫盲——PCIe演进方向？CCIX简介