【博文连载】ECP5/ECP5-5G SerDes硬件设计注意事项（二）

相关推荐

• 电磁兼容(EMC）：EMC小结之时钟辐射问题

  一前言 在电磁兼容的辐射发射测试中,最常见的就是时钟辐射超标(如下图所示).可以说70%的辐射超标都是时钟问题引起的,因为时域中周期性的信号对应频域中离散的频谱,所以时钟能量比较集中,这在频谱上的表现 ...

• 8b/10b编码技术系列(一)：Serdes、CDR、K码

  和大家分享一下关于8b/10b编码的知识点,如有什么错误之处或大家有什么额外的见解欢迎大家公众号后台留言! 一.Serdes高速收发器 在传统的源同步传输中,数据和时钟分离,在速率较低(<100 ...

• 【博文精选】ECP5/ECP5-5G SerDes硬件设计注意事项（一）

  Lattice ECP5/ECP5-5G的SerDes和前几代产品ECP3/ECP2M/SCM有较大的差异,在硬件设计时,应当注意ECP5/ECP5-5G SerDes的硬件设计需求,不可以直接照搬之 ...

• 【博文连载】什么是FPGA硬件加速

  以前有篇文章,讲<让你的软件飞起来>,讲的是怎么用C语言实现RGB转YUV的方法,从浮点乘法到定点乘法,最后再到查找表等方法进行加速,整体提升了几百倍的提升. 那么FPGA进行图像加速也有 ...

• 【博文连载】PCIe扫盲——高级错误报告AER（二）

  这一篇文章讲一讲,高级错误报告(Advanced Error Reporting,AER)关于可校正和不可校正错误的相关寄存器,以及Root如何处理来自其他PCIe设备的错误消息等内容. Ø  高级可 ...

• 【博文连载】PCIe扫盲——物理层电气部分基础（二）之De-emphasis

  这一篇文章中,我们主要来聊一聊PCIe中的信号补偿技术(Signal Compensation)--De-emphasis.需要注意的是,Gen1&Gen2与Gen3的De-emphasis实 ...

• 【博文连载】PCIe扫盲——物理层逻辑部分基础（二）

  上一篇文章中提到了Mux会对来自数据链路层的数据(TLP&DLLP)插入一些控制字符,如下图所示.当然,这些控制字符只用于物理层之间的传输,接收端的设备的物理层接收到这些数据后,会将这些控制字 ...

• 【博文连载】PCIe扫盲——TLP Header详解（二）

  下面用几个具体的例子来讲解TLP Header的格式与作用.因为内容较多,所以分为两篇文章分别进行介绍.第一篇(即本文)介绍IO Request.Memory Request和Configuratio ...

• 【博文连载】PCIe扫盲——Lattice ECP3/ECP5 SerDes简介

  FPGA发展到今天,SerDes (Serializer - Deserializer) 基本上是标配了.从PCI到PCI Express,从ATA到SATA,从并行ADC接口到JESD204,从RI ...

• 【博文精选】ECP5/ECP5-5G SerDes复位解读

  这篇文章将详细地聊一聊ECP5/ECP5-5G SerDes的复位结构,以及需要的注意事项.考虑到SerDes/PCS是整个FPGA中最为复杂的数模混合设计,其对上电/复位顺序有着严格的要求.为了方便 ...

• 【博文精选】ECP5/ECP5-5G SerDes基本特性介绍

  ECP5/ECP5-5G的SerDes和ECP3系列的SerDes结构上很像,但是相比于ECP3系列做了一些优化.ECP3采用的是65nm工艺,而ECP5则是40nm的工艺,因此ECP5 SerDes ...